想請問有誰知道邏輯閘的程式怎麼寫呢 |
|
缺席
|
|
jacky123429358
一般會員   發表：13 回覆：7 積分：4 註冊：2005-06-29 發送簡訊給我 |
|
|
㊣
版主   發表：261 回覆：2302 積分：1667 註冊：2005-01-04 發送簡訊給我 |
|
|
jacky123429358
一般會員 發表：13 回覆：7 積分：4 註冊：2005-06-29 發送簡訊給我 |
|
|
㊣
版主 發表：261 回覆：2302 積分：1667 註冊：2005-01-04 發送簡訊給我 |
|
|
ssejack
高階會員 發表：87 回覆：143 積分：106 註冊：2005-06-27 發送簡訊給我 |
Hi:
HDL 描述一般以 behavior 方式表示為主,因可讀性較高,但甚少以邏輯方式(布林代數)表示,因為非常繁瑣可讀性又不高!!
如堅持以基本邏輯 gate 表示則須先化簡成最簡式的布林代數再去寫出來,
一般只有在研究 algorithm 階段會去使用吧!
================
exp: 1 bit adder
================
1. behavior
Sum <= ('0'&A) ('0'&B) ('0'&Carry_in);
Carry_out <= Sum(1);
Out <= Sum(0);
2. equation
Out <= ((not Carry_in) and A and (not B)) or
((not Carry_in) and (not A) and B ) or
( Carry_in and (not A) and (not B)) or
( Carry_in and A and B );
Carry_out = ( A and B) or
( Carry_in and A) or
( Carry_in and B);
|
|
jacky123429358
一般會員 發表：13 回覆：7 積分：4 註冊：2005-06-29 發送簡訊給我 |
|
|
ssejack
高階會員 發表：87 回覆：143 積分：106 註冊：2005-06-27 發送簡訊給我 |
發表時間：2005-09-06 20:57:25
IP:211.76.xxx.xxx 未訂閱
系統時間：2024-07-04 4:59:58
聯絡我們 | Delphi K.Top討論版
| 本站聲明 |
|
1. 本論壇為無營利行為之開放平台，所有文章都是由網友自行張貼，如牽涉到法律糾紛一切與本站無關。 2. 假如網友發表之內容涉及侵權，而損及您的利益，請立即通知版主刪除。 3. 請勿批評中華民國元首及政府或批評各政黨，是藍是綠本站無權干涉，但這裡不是政治性論壇！ |