vhdl作延遲時間是否在ALTERA上不能實現? |
缺席
|
jammar
一般會員 發表:2 回覆:18 積分:4 註冊:2003-10-26 發送簡訊給我 |
|
daniel__lee
高階會員 發表:18 回覆:124 積分:113 註冊:2002-11-10 發送簡訊給我 |
|
jammar
一般會員 發表:2 回覆:18 積分:4 註冊:2003-10-26 發送簡訊給我 |
|
Escaflowne
一般會員 發表:1 回覆:2 積分:0 註冊:2002-10-29 發送簡訊給我 |
|
jammar
一般會員 發表:2 回覆:18 積分:4 註冊:2003-10-26 發送簡訊給我 |
|
ATEIN
高階會員 發表:105 回覆:320 積分:125 註冊:2002-07-05 發送簡訊給我 |
|
atinlin
一般會員 發表:0 回覆:1 積分:0 註冊:2003-10-28 發送簡訊給我 |
|
小明
一般會員 發表:1 回覆:2 積分:0 註冊:2003-12-13 發送簡訊給我 |
|
pdcmg
一般會員 發表:3 回覆:22 積分:20 註冊:2004-11-09 發送簡訊給我 |
引言: 想請教,晶片要延遲任意時間(如sleep,不用計數的方式)是否在ALTERA晶片上不能實現,非得使用Xilinx的晶片組呢??請問您用的IDE是?...MAX PLUS II? or...? 基本上如果您用的是MAX PLUS II的話~ 您的要求恐怕達不到~ 因為MAX PLUS II不支援不透過counter的延遲語法(較不符合硬體特性...) 說難聽點就是MAX PLUS II對VHDL和VerilogHDL的支援度不高~ 所以在Verilog裡的'#'延遲甚至是initial都不被MAX PLUS II支援~ 不過你可以試著在Altera自己出的語法->AHDL裡找找看有沒有你要的功能~ |
本站聲明 |
1. 本論壇為無營利行為之開放平台,所有文章都是由網友自行張貼,如牽涉到法律糾紛一切與本站無關。 2. 假如網友發表之內容涉及侵權,而損及您的利益,請立即通知版主刪除。 3. 請勿批評中華民國元首及政府或批評各政黨,是藍是綠本站無權干涉,但這裡不是政治性論壇! |