各位大大好,想請問一下很多single ended的訊號在期末端都接上了一個damped電阻來防止訊號的overshoot,在此想請問一下各位大大,為何加上了一個damped電阻就會有此效果呢?本來是想來分析其時間響應的等校電路來解釋的,可是小弟不才,做不出來,在此請問各位大大囉,謝謝

你說的是終端電阻吧?請參考: http://delphi.ktop.com.tw/topic.php?topic_id=65319

------
-------------------------------------------------------------------------
走是為了到另一境界，停是為了欣賞人生；未走過千山萬水，怎知生命的虛實與輕重！？

經過了循問考正後 這個問題我來自問自答好了 通常在數位訊號端 在active high時 在上升緣中會有一個Overshoot的現象,再來才回到high準位,而這跟終端電組以及高頻訊號的反射應該是兩回事.而針對這個overshoot的現像,可以用比較麻煩的方法,比方是用自動控制中的模型來描述此信號在s-domain的行為,便可以了解為何要加上damped resistance了

Hi GregMaddux,    您解說的沒有錯,容小弟補充一下:    Damping-resistence 阻尼電阻,顧名思義就是當"阻尼"調整用,必須加於接近 source 端才有理論上的效果;它可以限制上升或下降時轉態之電流上限,因而減少 overshoot / undershoot 的振幅,當然犧牲的是 rise / fall time 會拉長!  其效用彈簧系統中的阻尼調整是近似的;  圖由 http://elearning.stut.edu.tw/mechelec/mechelec_4.htm 轉貼 A.overshoot/undershoot ~ 0 & Tr/Tf 很大 --> 過阻尼 >> R值 太大. B.overshoot/undershoot ~ 0 --> 臨界阻尼. >> R值 剛好 C.overshoot/undershoot 過大 --> 欠阻尼. >> R值 太小 網址內有數學說明: http://elearning.stut.edu.tw/mechelec/mechelec_4.htm