VHDL 同步碼框信號傳輸.....THX |
|
答題得分者是：grandfa
|
|
ghoustchieh
一般會員   發表：16 回覆：12 積分：5 註冊：2007-11-30 發送簡訊給我 |
|
|
grandfa
一般會員 發表：2 回覆：7 積分：11 註冊：2008-01-15 發送簡訊給我 |
不太懂你的意思 你en訊號的下個週期輸出 8bit data 給串列? 如果要給串列 8bit data 應該要8個週期
不過你的問題應該不難 用counter 去數什時要丟en什時要丟data 就行了 ===================引 用 ghoustchieh 文 章=================== 目前使用MAX II 1270 需要用VHDL寫一個 同步碼框信號傳輸,由clk 當輸入腳,en,data 當輸出腳,隨著clock同步,輸出一同步信號 en(一個CLK週期脈波),接著下一個週期,由data腳輸出8bit資料(如"11110000").給另一個串列資料阜來接收,請大家指點個方向,或是可提供些資料,感謝... |
|
ghoustchieh
一般會員 發表：16 回覆：12 積分：5 註冊：2007-11-30 發送簡訊給我 |
|
|
grandfa
一般會員 發表：2 回覆：7 積分：11 註冊：2008-01-15 發送簡訊給我 |
|
|
ghoustchieh
一般會員 發表：16 回覆：12 積分：5 註冊：2007-11-30 發送簡訊給我 |
發表時間：2008-01-21 17:16:21
IP:60.250.xxx.xxx 訂閱
系統時間：2024-04-28 12:25:16
聯絡我們 | Delphi K.Top討論版
| 本站聲明 |
|
1. 本論壇為無營利行為之開放平台，所有文章都是由網友自行張貼，如牽涉到法律糾紛一切與本站無關。 2. 假如網友發表之內容涉及侵權，而損及您的利益，請立即通知版主刪除。 3. 請勿批評中華民國元首及政府或批評各政黨，是藍是綠本站無權干涉，但這裡不是政治性論壇！ |