小弟聽一些前輩講，假如沒用到的接腳最好要接到GND or VDD，不然產品EMI
可能會不好，那到底是:

1. 接 GND or VCC 何者較好(串一個10K電阻)
2. 跟 I/O Pin 是三態緩衝或open drain有關嗎？

>===================引 用 happosai 文 章===================
>小弟聽一些前輩講，假如沒用到的接腳最好要接到GND or VDD，
跟 EMI 無關吧! 是因為浮接(floating)會使元件特性改變,且可能增加耗用電流.

>不然產品EMI可能會不好，那到底是:
>
>1. 接 GND or VCC 何者較好(串一個10K電阻)
GND or VCC 都可.

>2. 跟 I/O Pin 是三態緩衝或open drain有關嗎？
>

1> GND 比較好. 並設為輸入模式.

2> 三態緩衝或open drain, 一樣容易受雜訊干擾.

FYI.

------
-------------------------------------------------------------------------
走是為了到另一境界，停是為了欣賞人生；未走過千山萬水，怎知生命的虛實與輕重！？

忘了提我是指 MCU

那請看  MCU 的 datasheet 囉!

===================引 用 happosai 文 章===================
忘了提我是指 MCU

我即指 MCU.
===================引 用 happosai 文 章===================
忘了提我是指 MCU

------
-------------------------------------------------------------------------
走是為了到另一境界，停是為了欣賞人生；未走過千山萬水，怎知生命的虛實與輕重！？

>===================引 用 happosai 文 章===================
>忘了提我是指 MCU
>

這裏有一篇關於 TI MSP430 MCU 對於未使用 I/O 的處理建議;

http://www.ti.com.tw/support/faq_list.asp?catalog=analog
TI網站有提到一篇

問： MSP430：我應如何處理未使用的I/O接腳？

答： 空置的輸入接腳是造成供應電流消耗超出預期的原因之一，為了防止這類接腳出現，對於未使用的I/O接腳，請採取下列處理方式之一：

‧ 將未使用的 I/O 切換至輸出模式
‧ 將未使用的輸入連接至 VCC 或 VSS
‧ 透過一顆電阻將未使用的輸入連接至 VCC 或 VSS

提示：
把未使用的 Test/Vpp 接腳連至 VSS (GND) 是良好設計習慣，若為了除錯而將 Test/Vpp 接腳連至JTAG連接座，
則可外接下拉電阻以改善電磁干擾和靜電放電效能。

所以我們要將未使用的 I/O 設成輸出 "或是" 接到 Vcc or Vss

補充 : 除非特殊須要. 未用的腳接 GND 可增加 GND 面積, 提高其抗雜訊干擾能力. 
在安規測試 ESD, hight-voltage, surge 時也比較不會掛掉.

FYI.

------
-------------------------------------------------------------------------
走是為了到另一境界，停是為了欣賞人生；未走過千山萬水，怎知生命的虛實與輕重！？

輸入腳要接，的原因是輸入腳一受干擾上下波動時，會造成內部的電流動。
輸入腳，你可以想成是接到電晶體的B極。它有變動，會造成 C - E 之間的流動。
當然，那就是耗電。而更糟的會是如果你讓它睡覺了。而它的變化造成CPU”起床”
那不是又造成另一種耗電嗎？