http://www.irf.com/product-info/datasheets/data/ir2110.pdf

小弟poi 我看完datasheet，對於上面有點不懂‧想和大家討論

1.電容可直接用陶瓷電容??
C1>2*Qg/(Vcc-10-1.5)
Vcc選擇12V
C1約=0.14uF
(陶瓷電容，高頻響應較好)

2.手冊的P6、fig1.input/output 圖示‧
意思是SD為high，則HO、LO即為low 嗎??
(所以如果我不需要delay time就可以直接把它接地??)
因為圖示中SD後面的方波由HIGH變LOW後、而HO和LO沒有升起來?????
所以我覺得有點怪...

3.VDD和VCC可以共用12V嗎???
看手冊上面VDD可操作在3~20V
我的VDD要>Vin(三隻腳分別是HIN、LIN、SD)

所以我打算把VDD=12 與Vcc共接
HIN、LIN=5
SD接地

這樣還是可以驅動MOS吧!!!! ????

poi....................................感謝賜教

------
^~^

編輯記錄

1. 選用陶質電容很好, 但是容值可以選大一點的, 例如 1uF 的,
另外一個重點, 電容要儘量靠近 IC 腳放置.

2. SD 應該是 shutdown 的意思, SD 輸入一個 pulse, 可以同時
關閉 High / Low side 的輸出. 否則 High In 輸入一個 pulse,
會開啟 High side, 關閉 Low side. 反之, Low In 輸入一個
pulse, 會開啟 Low side, 關閉 High side. 沒有一個辦法同時
關閉 High / Low side. SD 接地, 就是不需要同時關閉 High
Low side 的意思. 應該與 delay 沒有直接關係.

3. 如果 High in 及 Low in 是 5V 系統的, VDD 最好是接 5V
如果 High in 及 Low in 是用 12V 系統的, 再用 12V 的 VDD.
VDD 應該沒有必要一定要大於 VCC. VCC 是供應 High, Low
的驅動電壓, 手冊上要求是 10V 以上, 所以 VCC 用 12V
沒問題.

感謝bernie_w39大大

1. 1uf c1和c2是要用一樣的嗎? 我是設計在全橋電路的!!
看網路上一些人設計的圖檔、有人電容值選擇差很多
一個4.7u 一個0.1u

2. 恩!!了解‧

3. 因為我電路上並沒有5V的DC電源，所以我看手冊後VDD可以大於5V
所以、就是想知道VDD如果接12V
Hin和Lin還是輸入5V，VHO和VLO是否還是可以驅動MOS??
(如果不行的話~我可能就要用一個7805把電壓降下去!!!)

------
^~^

1. 我沒有看到 C1, C2 是在哪兒. 如果是 boost 的耦合電容, 最好是選
MOS ciss 一百倍以上的容值, 以免電壓落差太大. 至於 VCC 的穩壓
電容, 就是愈大愈好. 但是陶質電容的 ESR 特性比較好. 所以可以選
陶質電容中, 耐壓足度的最大值.

3. VDD 如果用 12V, 那 high in, low in, sd 的輸入電壓要注意. 在
datasheet 中 12B 有說明, 如果 VDD 是 12V 時, logic 的輸入至少
要有 7 ~ 8V 才能確保電路認定為 1. 所以如果可以的話, 還是用
5V 的 VDD 比較好.

果然是高手


目前我設計的圖檔
VCC給12V
VDD和VCC共接 也是12V

1.VDD和VCC 可以共接嗎??

2.
因為我不需要deadtime
所以SD就直接接地?
(在HIN 、 LIN已有deadtime)

3.二極體 用 BYV29
Trr = 50nS

4.VSS和地是共地??
看datasheet的接法、似乎是可以共地的。


********************
先接前面一組後~我去量Q1的Vgs並沒有電壓???

HIN 是 12V 0V 12V 0V 連續方波
LIN 是 0V 12V 0V 12V 連續方波

MOSFET還沒接，
且Q3的Vgs兩端有電壓‧
(LIN和Q3波形幾乎一樣)

是我接法上錯誤嗎??
為何 HIN有波型，Q4Vgs卻沒有電壓

------
^~^

編輯記錄

1. VDD VCC 可以共接, 只要訊號輸入電壓範圍許可就沒問題.

2. SD 接地, 就不會有 HI, LO 均 off 的情況. 這一顆控制 IC
應該是用 edge trigger, 而不是 level trigger 的

3. 這一段就不知道了, 理論上應該可以吧

4. 這個 IC 控制, 應該是必須要共地吧.

Q1 的 Vgs 沒有電壓, 應該是因為你的 MOSFET 沒有接, 導致 VB 的
boost 電路沒有電壓, 所以無法輸出 gate 電壓. 接上 Q1 應該就會有
訊號了.

這顆 IC 是利用 C11 作為提昇電容, 當 Q1 Vgs 導通後, VS 會提昇,
透過 C11 使 VB 獲得高於 VCC 的電壓, 來驅動高端的 Q1. 當 MOSFET
沒有時, 這個電壓就不存在了.

實測：

在大致了解各各功能後，測試波形‧




我分別用IRFB38N20D、IRF840、IRFBG30
(耐流20A) (耐流9A) (耐流3.1A)

四總MOSFET測試波形，
在還沒把Q1和Q2MOS的D端，和Q3和Q4的S端接在一起的時候
四個Vgs的波形都很不錯‧





在把把Q1和Q2MOS的D端，和Q3和Q4的S端接在一起後
Vgs波形，在其他臂切換瞬間會產生一"突波電壓"
(CH1是拉去給變壓器的波形 變壓器還沒接)
(CH3是其中一個Vgs，四個Vgs都是類似的波形)



再分別用IRFB38N20D、IRF840、IRFBG30
(耐流20A) (耐流9A) (耐流3.1A)
其中只有IRFBG30的波形最好
Vgs在其他臂切換瞬間還是會產生一"突波電壓"
CH1拉去給變壓器的波形，就變的比較好‧(變壓器還沒接)



(但這樣也就是說一次測線圈電流就不能超過3.1A不然就會使MOS燒毀，是吧??)

1. 有何方法改善Vgs的電壓波形??
2. 如果一次測電流要上升，MOS是要如何選擇 ?
(給變壓器的電壓，盡量突波小一點，如上圖CH1)



最後非常感謝" bernie_w39 " 大大

再和你討論後，一步一步的讓自己學到更多‧

------
^~^

編輯記錄

1. 從波形來推測, 這個問題應該是與 layout 有一定的關係. 大電流高頻電路,
layout 上有很多要注意的地方. 像是線路要儘可能的短, 也要儘可能的粗,
接地要集中, 不要散在各處... 沒有電路的 layout, 這種問題不容易解.

試試在 Q1 D, Q3 S 上跨接一顆大容量的 low esr 電解電容, 線要儘量短.
看看是否可以改善那個突波的問題.

2. 高頻作用下電晶體的耐流, 與 datasheet 中的直流耐流值不同. 還要考處
duty rate 及開關損失. 如果 duty rate 比較低, 瞬間是可以高於 ID 電流.
至於開關時間, 如果 MOSFET driver ( IR2110 ) 的驅動電流愈大, 可以
使 MOS 愈快脫離歐姆區, 減少開關損失. 頻率愈高, 開關損失也愈大

大電流的 MOS, Vgs 的波形差, 應該是因為 ciss coss 比較大, 使得 Q1
D 極的電壓波動愈容易透過 ciss coss 回授到 G 極. 如果可以穩定住
Q1 D 至 Q3 S 之間的電壓, 應該可以改善這個現像.

建議你將示波器的負極掛在 Q3 的 S, 探針掛在 Q1 的 D, 看看 MOS 導通時
這兩點是否有很大的壓降. 如果是的話, 那就得要由 layout 下手了.

===================引 用 bernie_w39 文 章===================
1. 從波形來推測, 這個問題應該是與 layout 有一定的關係. 大電流高頻電路,
layout 上有很多要注意的地方. 像是線路要儘可能的短, 也要儘可能的粗,
接地要集中, 不要散在各處... 沒有電路的 layout, 這種問題不容易解.

(目前我只是在用麵包在測試~~ 並還沒layout )

試試在 Q1 D, Q3 S 上跨接一顆大容量的 low esr 電解電容, 線要儘量短.
看看是否可以改善那個突波的問題.

(我lay了之後，如果也有問題 會試試此方法的)


2. 高頻作用下電晶體的耐流, 與 datasheet 中的直流耐流值不同. 還要考處
duty rate 及開關損失. 如果 duty rate 比較低, 瞬間是可以高於 ID 電流.
至於開關時間, 如果 MOSFET driver ( IR2110 ) 的驅動電流愈大, 可以
使 MOS 愈快脫離歐姆區, 減少開關損失. 頻率愈高, 開關損失也愈大

大電流的 MOS, Vgs 的波形差, 應該是因為 ciss coss 比較大, 使得 Q1
D 極的電壓波動愈容易透過 ciss coss 回授到 G 極. 如果可以穩定住
Q1 D 至 Q3 S 之間的電壓, 應該可以改善這個現像.

建議你將示波器的負極掛在 Q3 的 S, 探針掛在 Q1 的 D, 看看 MOS 導通時
這兩點是否有很大的壓降. 如果是的話, 那就得要由 layout 下手了.

關於穩定住Q1 D 至 Q3 S 之間的電壓
以在這兩端加入一電容但，並沒有明顯的改善‧

我先試著把電路layout出來........

有何結果~在分享給各位

------
^~^

有很多電路, 是不能用麵包板來測試的. RF 電路是一個, switching power
電路也是一個. 如果真要測試, 最好是用萬用板. 插件時就要注意大電流
線路要儘量短, 線要用粗的.

麵包板裏面的寄生電感, 電容會嚴重影響線路的正確性, 同時板下的銅片
也太單薄, 真有個 10A 電流, 接點就可能直接熔化了.

我知道麵包板不能承受大電流

謝謝bernie_w39的提醒


之前有慘痛經驗...麵包板最好不要超過5安培，不然會溶掉‧

我現在只是先確定~控制IC的訊號和IR2100動作的原理‧

現在~~算是已經有了初步的了解，才著手於PCB板‧

恩....希望lay好了不要有這問題

------
^~^

仔細探討後：我發現一個問題：

為什麼上圖中，黃色游標那一段，CH4會有電壓????

黃色游標那一段，四個MOSFET全部都off，
主電路的電壓應該送不到變壓器才對阿
(CH4是送給變壓器的那兩端，且我變壓器還沒接)

CH4圖形應該是15V 0V -15V 0V 15V 0V -15V 這樣下去才正確吧@@???

在為什麼四個MOSFET全部都off，CH4還會有電壓???



測試後發現，只要Vgs有一點點導通，即使duty cycle很低
輸出的波形就會固定@@，恩....??

------
^~^

你有在什麼地方說明了 CH1, CH2 ... 各自是接在哪些點嗎?

有阿...我在第七篇文章有提到
CH1和CH2分別是Vgs的電壓

在第七篇有測試過，透過IR2110四個Vgs都有輸出，

我在附上問題的所在地方

以下CH1、CH2分別是下臂兩個Vgs，
CH3、CH4分別是下臂兩個Vds‧

為什麼Vgs沒有電壓( 四個Vgs都是off )，Vds會導通??






我認為的原理是：
Vgs有電壓Vds短路
Vgs沒電壓Vds開路

恩....第12篇的ch4是送給變壓器兩端的電壓
問題就是為什麼四個MOSFET全部都off，這變壓器兩側還會有電壓???
主電路因為四各MOS都off，電壓無法送入變壓器才對阿


不知道我還有沒有哪裏說的不清楚的地方....謝謝賜教了

(我現在在懷疑是共地問題:

上面您有提到：
1.VDD VCC 可以共接, 只要訊號輸入電壓範圍許可就沒問題.這我OK但...
4.這個 IC 控制, 應該是必須要共地吧.？？？

我再看一次datasheet後，他的Vss和Com點並沒有接在一起
感覺~特地把兩點用兩各不同的符號表示，這樣，真的可以共同接地嗎??)

也在想電路~在四個Mosfet都off的時候，會不會是某電容還持續供給電壓給變壓器兩端???

不過應該比較不會是這各問題，datasheet說IR2110它可以做半橋也可以做全橋，照這樣接，應該不大可能會是電路電容設計的問題

------
^~^

編輯記錄

>我認為的原理是：
>Vgs有電壓Vds短路
>Vgs沒電壓Vds開路

就 NMOS 來說, 這一點沒錯

>問題就是為什麼四個MOSFET全部都off，這變壓器兩側還會有電壓???
>主電路因為四各MOS都off，電壓無法送入變壓器才對阿

問題應該是在於你為什麼確定四個 MOSFET 都是 off 呢? 你只有量 low side
的兩個 MOS, 以你的電路圖來說, 你應該是針對兩個 IR2110 分別輸入了
LIN 的 pulse, 才會導致 low side VGS 有那樣的波形, 沒錯吧?

由你的圖來看, 一個 IR2110 的 LIN, 就是另一個 IR2110 的 HIN, 所以. 你在
使 low side MOS 導通的同時, 你也打開了另一個 IR2110 的 high side MOS
導通了. 所以在 low side MOS 的 D 極, 會出現 VCC 電壓.

因為我不確定你的實際電路, 與圖之間有多少差異? 是只有變壓器沒接嗎?
如果是的話, 這樣的解釋, 應該說的通吧.

>這個 IC 控制, 應該是必須要共地吧.？？？

應該是要共地的. 因為不共地的 MOSFET driver, 會特別寫在 feature 中.
由它的 Absolute Maximum Ratings 及 Recommended Operating Conditions
依稀可以看出端倪.

===================引 用 bernie_w39 文 章===================
>>問題應該是在於你為什麼確定四個 MOSFET 都是 off 呢? 你只有量 low side
>>的兩個 MOS, 以你的電路圖來說, 你應該是針對兩個 IR2110 分別輸入了
>>LIN 的 pulse, 才會導致 low side VGS 有那樣的波形, 沒錯吧?

我在上面波形圖中有提到，4個Vgs電壓，斜對角的MOS兩兩相同‧
所以~斜對角線Vgs是一樣的波形，這點已經確認，所以上圖MOS在紅色區間，確定四個是off‧

>>由你的圖來看, 一個 IR2110 的 LIN, 就是另一個 IR2110 的 HIN, 所以. 你在
沒錯，一個 IR2110 的 LIN, 就是另一個 IR2110 的 HIN

>>使 low side MOS 導通的同時, 你也打開了另一個 IR2110 的 high side MOS
>>導通了. 所以在 low side MOS 的 D 極, 會出現 VCC 電壓.
並沒有"同時"，因為我送入的兩各訊號，分別都是有off的時間的‧


轉自IEEE的文章


>>因為我不確定你的實際電路, 與圖之間有多少差異? 是只有變壓器沒接嗎?
>>如果是的話, 這樣的解釋, 應該說的通吧.
我已經把PCB lay好了，所以電路就是上面第五篇那樣的電路‧

>>應該是要共地的. 因為不共地的 MOSFET driver, 會特別寫在 feature 中.
>>由它的 Absolute Maximum Ratings 及 Recommended Operating Conditions
>>依稀可以看出端倪.

恩...那圖中Vss和Com點，您對這有什麼看法??

------
^~^

編輯記錄

>> 並沒有"同時"，因為我送入的兩各訊號，分別都是有off的時間的‧

你可不可以作一張四個 channel 分別是 Q1, Q2, Q3, Q4 Vg 電壓的圖呢?
因為照你 #5 的接法, 應該不會有 high side, low side 均是 off 的情況才對吧.

>恩...那圖中Vss和Com點，您對這有什麼看法??

我沒用過這一顆, 所以我說的純粹是 "猜測". 你可以用電錶量量看 VSS 及 COM
之間, 是否有電阻值, 如果兩者不是斷路, 那 IC 內部應該還是以共地方式設計.
另外參考一下 data sheet 中 "Recommended Operating Conditions" 的 Note 2.
它說 VSS 的 offset limit 是 -VDD. 換句話說, VDD 不能低過 COM, 是不是?
如果真是這樣, 也幾乎算是一種 "共地" 的要求了.

不好意思，問個題外話
MOSFET gate 腳接10k電阻到地的用意是什麼？
謝謝

------
http://tw.myblog.yahoo.com/sn903209ss
您的指教是我成長的動力！

===================引 用 bernie_w39 文 章===================
> 並沒有"同時"，因為我送入的兩各訊號，分別都是有off的時間的‧

>>你可不可以作一張四個 channel 分別是 Q1, Q2, Q3, Q4 Vg 電壓的圖呢?



1.2.3.4在導通中間都有一小段是off的~這點確認沒問題...
"有四個都是off的時間"

>>因為照你 #5 的接法, 應該不會有 high side, low side 均是 off 的情況才對吧.
(#5當中，我輸入的hin和lin 就是有off的時間，兩各的波形就是其中一上下臂的波形)

>恩...那圖中Vss和Com點，您對這有什麼看法??

>>我沒用過這一顆, 所以我說的純粹是 "猜測". 你可以用電錶量量看 VSS 及 COM
>>之間, 是否有電阻值, 如果兩者不是斷路, 那 IC 內部應該還是以共地方式設計.

(量電阻值@@，我不懂......但我去量的結果有點怪
電表 接Vss -接com 得到的值是4.6M歐姆
電表-接Vss 接com 得到的值是26M歐姆
左右)

>>另外參考一下 data sheet 中 "Recommended Operating Conditions" 的 Note 2.
>>它說 VSS 的 offset limit 是 -VDD. 換句話說, VDD不能低過 COM, 是不是?
這也怪~~
>>如果真是這樣, 也幾乎算是一種 "共地" 的要求了.

我翻譯的Note 2.
'當VDD<5V，VSS最低被限制在-VDD'
不是很了解怎麼算是共地的要求‧

而在datasheet中第四頁，Function Block Diagram裡
HIN、SD、LIN、VSS當中，他的地的符號一樣
而在COM點中，他的地的符號和前面的都不同‧

所以 我現在得到的結論是：
COM"應該"不能和VSS共地
我想辦法trytry看~~


回 doubletime
電阻10K其實沒有多大的意義，我這還只是測試電路，
所以有點照習慣接電路，之後測試如果可以會把10K拿掉‧

------
^~^

編輯記錄

我想問一下, 你在測出 #14 那個波形時, 變壓器有接上去嗎?
如果有, 你是選用一次側多少 uH 的變壓器? 又二次側有掛負載嗎?

那個波形的結果, 有可能是變壓器不通, 或是感值過大造成.

如果 VSS 及 COM 存在 M 級的電阻, 看起來像是斷路的. 但是在
datasheet 中要求 VSS 不能低於 -VDD, 而 VDD 比 VSS 高 VDD,
所以結論就是 VDD 不能低於 COM, 對吧? 至少 VSS 與 COM 不是
isolated 的, 這點應該可以確定. 只是在應用上是否必須要耐 VSS
與 COM 接在一起, 是有待試驗的

===================引 用 bernie_w39 文 章===================
>>我想問一下, 你在測出 #14 那個波形時, 變壓器有接上去嗎?
1.還沒接~~所以應該不是下面的造成的
>>如果有, 你是選用一次側多少 uH 的變壓器? 又二次側有掛負載嗎?
>>那個波形的結果, 有可能是變壓器不通, 或是感值過大造成.


>>如果 VSS 及 COM 存在 M 級的電阻, 看起來像是斷路的. 但是在
>>datasheet 中要求 VSS 不能低於 -VDD, 而 VDD 比 VSS 高 VDD,
VDD一定會大於Vss，這點沒疑問‧輸入電壓在datasheet 圖12B裡講的很清楚
但是用VSS 及 COM 存在 M 級的電阻，怎麼得到"下面的結論"的??
>>所以結論就是 VDD 不能低於 COM, 對吧?
不解

>>至少 VSS 與 COM 不是
>>isolated 的, 這點應該可以確定. 只是在應用上是否必須要耐 VSS
>>與 COM 接在一起, 是有待試驗的


我測試過~把Vcc和com兩點獨立接上12V電壓‧結果
下臂Vgs會隨著送主電路而浮動至12V，Vds也要超過12V才有PWM波形產生@@
(感覺錯更多)
哀..現在有點卡關了~~暈
下一步，不知如何進行，才可以產生正確給變壓器的波形...

------
^~^

以 mos 來說 當你這樣接時.
因為 mos 在開關時.會有一個短暫的時間是由上到下完全導通的.
也就是上面的 mos 關.可是還沒全關.下面的MOS開.可是還沒全開.
也就是在這個時候,會產生暫態電流.
而這個暫態電流.會造成V下降.G上昇.
這就是一堆的 EMI 的關鍵.
很大的題目.
你可以先不接變壓器.直接觀察它的情況.
甚至接上一個電阻.來看看整個系統用電的電流.是否有我說的暫態電流的產生.


===================引 用 poi913233 文 章===================

===================引 用 bernie_w39 文 章===================
>>我想問一下, 你在測出 #14 那個波形時, 變壓器有接上去嗎?
1.還沒接~~所以應該不是下面的造成的
>>如果有, 你是選用一次側多少 uH 的變壓器? 又二次側有掛負載嗎?
>>那個波形的結果, 有可能是變壓器不通, 或是感值過大造成.


>>如果 VSS 及 COM 存在 M 級的電阻, 看起來像是斷路的. 但是在
>>datasheet 中要求 VSS 不能低於 -VDD, 而 VDD 比 VSS 高 VDD,
VDD一定會大於Vss，這點沒疑問‧輸入電壓在datasheet 圖12B裡講的很清楚
但是用VSS 及 COM 存在 M 級的電阻，怎麼得到"下面的結論"的??
>>所以結論就是 VDD 不能低於 COM, 對吧?
不解

>>至少 VSS 與 COM 不是
>>isolated 的, 這點應該可以確定. 只是在應用上是否必須要耐 VSS
>>與 COM 接在一起, 是有待試驗的


我測試過~把Vcc和com兩點獨立接上12V電壓‧結果
下臂Vgs會隨著送主電路而浮動至12V，Vds也要超過12V才有PWM波形產生@@
(感覺錯更多)
哀..現在有點卡關了~~暈
下一步，不知如何進行，才可以產生正確給變壓器的波形...

===================引 用 暗黑破壞神 文 章===================
>>以 mos 來說 當你這樣接時.
>>因為 mos 在開關時.會有一個短暫的時間是由上到下完全導通的.
>>也就是上面的 mos 關.可是還沒全關.下面的MOS開.可是還沒全開.
>>也就是在這個時候,會產生暫態電流.
>>而這個暫態電流.會造成V下降.G上昇.
>>這就是一堆的 EMI 的關鍵.
>>很大的題目.
>>你可以先不接變壓器.直接觀察它的情況.
>>甚至接上一個電阻.來看看整個系統用電的電流.是否有我說的暫態電流的產生.


謝謝版主~但

1.我現在還沒接變壓器，且我之前用a3120在測試MOSFET(IRF840)Vgs在Vds單開關時，波形導通一切正常

2.我最大的問題~是四Vgs都off，我有讓dead time時間加長，波形也還是一樣，
這點最怪，想不通為何會這樣? 這樣不是對的吧...
在上面IEEE的文章中~那個才是正確的波形 ! ?


最後~po一下各電位的圖‧(未接變壓器)主電路送20V
看看是否還有高見

4個Vgs




下臂兩個Vgs、Vds波形： (中間一小段dead time Vds怎麼會有電壓??)



這樣不管Vgs送入多少的duty ，Vds都是一樣的波形，
會導致送給變壓器一次測兩端的電壓不能透過Vgs改變 ? !
(如#12那篇)

我在想想是不是設計上出了問題~~

------
^~^

編輯記錄

你變壓器沒接上去, 這樣的結果是很合理的, 你不覺得嗎?

當導通 high side MOS, 就會讓 CH1 點停留在 VCC 電壓, 因為在 duty off
那段時間, 上下兩顆 MOS 都處理斷路狀態, 所以電壓會維持在 VCC. 當導通
low side MOS, 就會讓 CH1 點停留在 GND 電壓, 後來的 duty off 因為上下
兩顆 MOS 都不通, 所以 CH1 會維持在 GND 電壓.

在 IEEE 的 report 中, 因為它有接上變壓器, 變壓器可以視為導通的, 所以
Vab 在全橋的四顆 MOS 全斷路的狀態下, 其值為 0V. 因為你沒接變壓器,
所以 Vab 之間會存在有壓差, 是正常的.

VSS 不能低於 -VDD, VDD 比 VSS 高 VDD, 所以得到 VDD 不能低於 COM.
不是很直覺的推論嗎? 你問的我都沒信心了 ^^

假設 VDD - VSS 為 5V, COM 為 0V, VSS 不能低於 -5V, 換句話說, VDD
不能低於 0V, 也就是不能低於 COM. 這樣的推論, 應該是合理的吧?

===================引 用 bernie_w39 文 章===================
你變壓器沒接上去, 這樣的結果是很合理的, 你不覺得嗎?

當導通 high side MOS, 就會讓 CH1 點停留在 VCC 電壓, 因為在 duty off
那段時間, 上下兩顆 MOS 都處理斷路狀態, 所以電壓會維持在 VCC. 當導通
low side MOS, 就會讓 CH1 點停留在 GND 電壓, 後來的 duty off 因為上下
兩顆 MOS 都不通, 所以 CH1 會維持在 GND 電壓.

在 IEEE 的 report 中, 因為它有接上變壓器, 變壓器可以視為導通的, 所以
Vab 在全橋的四顆 MOS 全斷路的狀態下, 其值為 0V. 因為你沒接變壓器,
所以 Vab 之間會存在有壓差, 是正常的.

VSS 不能低於 -VDD, VDD 比 VSS 高 VDD, 所以得到 VDD 不能低於 COM.
不是很直覺的推論嗎? 你問的我都沒信心了 ^^

假設 VDD - VSS 為 5V, COM 為 0V, VSS 不能低於 -5V, 換句話說, VDD
不能低於 0V, 也就是不能低於 COM. 這樣的推論, 應該是合理的吧?
>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>


我有在麵包板上做過這各實驗了~~呵呵呵
之前也有這樣想過會不會是因為變壓器的問題
但是又怕是麵包版接錯的問題@~@

所以~就把它lay出來測試

剛剛用PCB版測試~~結果和麵包版一樣 ~~~ 哀


Vgs

http://delphi.ktop.com.tw/download/upload/49b554ad15752_TEK00030.PNG


最後再po給變壓器一次側兩端的電壓~~

http://delphi.ktop.com.tw/download/upload/49b55525a3a19_TEK00031.PNG

CH1：給變壓器
CH2：其中一臂的Vgs

(到現在~我更懷疑我電路設計的問題了~~~)


謝謝各位~ ㄧ起思考 ! ! ! 一個人想問題、真的很悶、又有不確定感...

是否有其他建議? ? 或者~~這樣就是對的??

------
^~^

編輯記錄

我一直想問你一個問題. 你的示波器真的高檔到四個 channel 是不共地的嗎?
高檔的 4 channel 示波器我有見過, 但是四個 channel 還是共地的. 你那張
4 個 VGS 的圖形, 是同時測出的嗎? 確定四個 channel 是不共地的嗎?

===================引 用 bernie_w39 文 章===================
我一直想問你一個問題. 你的示波器真的高檔到四個 channel 是不共地的嗎?
高檔的 4 channel 示波器我有見過, 但是四個 channel 還是共地的. 你那張
4 個 VGS 的圖形, 是同時測出的嗎? 確定四個 channel 是不共地的嗎?
>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>

我確定~~
因為我這裡有"隔離探棒"
百分之百不共地


我現在 有點懷疑~~會不會是變壓器的問題
我變壓器 一次測的匝數只有4匝
會不會是因為匝數太少的關西 !?


果真是變壓器的關西，
謝謝各位
在我分析了一下MOSFET兩端的飛輪二極體
好像會因為無法放電~而使電壓維持住‧

我把變壓器在接上負載~~波形就正確了

^~^

------
^~^

編輯記錄