有關PCI-1710的問題 |
尚未結案
|
unungigi3000
一般會員 發表:20 回覆:14 積分:6 註冊:2005-07-20 發送簡訊給我 |
各位前輩,小弟目前正在使用PCI-1710,看過了有關的文章,但好像仍沒辦法解決問題。
看了之前的文章,是真的沒辦法一次讀取兩個CHANL的數據嗎?
但我現在正面臨需要使用兩組數據『同步』輸出的情況!!
希望前輩們可以指點小弟。
還有一個觀念的問題,我看了範例的程式碼後,發覺控制的是gwchanl的變數!
我看這個好像是讀取chanl的變數,是因為一次輸出gwchanl這個變數只能接受
一組數據,如果同時是CH1又是CH2會變的互相矛盾吧!!
所以才不能同時輸出CH1跟CH2吧!這樣的想法有錯嗎??
還有我使用的範例是ADINT!
|
DavidLo
高階會員 發表:17 回覆:225 積分:168 註冊:2004-07-21 發送簡訊給我 |
|
㊣
版主 發表:261 回覆:2302 積分:1667 註冊:2005-01-04 發送簡訊給我 |
|
DavidLo
高階會員 發表:17 回覆:225 積分:168 註冊:2004-07-21 發送簡訊給我 |
以前這些公司,曾經出過 Sample&Hold外接子板.但因某些原因皆已停產!只有自行製作.
可以用IC LF398做Sample&Hold線路,外接低漏電容,考慮Droop rate大小, -操作電源,輸入訊號範圍等等...
同時取樣多少通道,就得用多少顆LF398. SoftWare Trigger:利用一點DO通道去控制所有Sample&Hold腳,當Hold時,由A/D卡依序取樣讀值. Pacer Trigger方式就要加邏輯線路去產生Sample&Hold訊號,這比較複雜.
|
DavidLo
高階會員 發表:17 回覆:225 積分:168 註冊:2004-07-21 發送簡訊給我 |
若不在意cost,提供另一個方法:
Manual中有提到
Internal Pacer Trigger Connection
The PCI-1710/1710L/1710HG/1710HGL/1711/1711L/1716/1716L
includes one 82C54 compatible programmable Timer/Counter chip
which provides three 16-bit counters connected to a 10 MHz clock,
each designated specifically as Counter 0, Counter 1 and Counter 2.
Counter 0 is a counter which counts events from an input channel or
outputing pulse. Counter 1 and Counter 2 are cascaded to create a
32-bit timer for pacer triggering. A low-to-high edge from the
Counter 2 output (PACER_OUT) will trigger an A/D conversion on
the PCI-1710/1710L/1710HG/1710HGL/1711/1711L/1716/1716L.
At the same time, you can also use this signal as a synchronous
signal for other applications. 將"other application"換成另一片PCI-1710的EXT_TRG pin 輸入.
|
本站聲明 |
1. 本論壇為無營利行為之開放平台,所有文章都是由網友自行張貼,如牽涉到法律糾紛一切與本站無關。 2. 假如網友發表之內容涉及侵權,而損及您的利益,請立即通知版主刪除。 3. 請勿批評中華民國元首及政府或批評各政黨,是藍是綠本站無權干涉,但這裡不是政治性論壇! |